Home | Legals | Sitemap | KIT

Entwurf und Architekturen für Eingebettete Systeme (ES 2)

Entwurf und Architekturen für Eingebettete Systeme (ES 2)
type: Vorlesung (V) links:
semester: WS 16/17
place:

Raum -102, Geb. 50.34  INFORMATIK, Kollegiengebäude am Fasanengarten

time:

ab 2016-10-20
am Do.
11:30 - 13:00 wöchentlich


2016-10-27
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-11-03
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-11-10
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-11-17
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-11-24
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-12-01
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-12-08
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-12-15
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-12-22
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-12-29
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2017-01-05
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2017-01-12
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2017-01-19
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2017-01-26
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2017-02-02
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2017-02-09
11:30 - 13:00 wöchentlich
50.34 Raum -102 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

lecturer: Santiago Pagani
Prof.Dr.Ing. Jörg Henkel
SWS: 2
ECTS: 3
lv-no.: 24106
information:

Course of Studies: Informatik Diplom/Bachelor/Master, Informationswirtschaft Diplom/Bachelor/Master.

Voraussetzungen: Studierende nach dem Vordiplom.

Beschreibung: Am Ende dieses Jahrzehnts wird es möglich sein, mehr als eine Milliarde Transistoren auf einem Chip zu integrieren und damit komplette SoCs (Systems-On-Chip) zu realisieren. Computer werden vermehrt ubiquitär sein, das heißt, sie werden in die Umgebung integriert sein und nicht mehr als Computer vom Menschen wahrgenommen werden. Beispiele sind Sensornetzwerke, 'Electronic Textiles' und viele mehr.
Die physikalisch mögliche Komplexität wird allerdings praktisch nicht ohne weiteres erreichbar sein, da zur Zeit leistungsfähige Entwurfsverfahren fehlen, die in der Lage wären, diese hohe Komplexität zu handhaben. Es werden leistungsfähige ESL Werkzeuge ('Electronic System Level Design Tools'), sowie neuartige Architekturen benötigt werden.
Der Schwerpunkt dieser Vorlesung liegt deshalb auf high-level Entwurfsmethoden und Architekturen für Eingebettete Systeme. Da der Leistungsverbrauch der (meist mobilen) Eingebetteten Systeme von entscheidender Bedeutung ist, wird ein Schwerpunkt der Entwurfsverfahren auf dem Entwurf mit Hinblick auf geringem Leistungsverbrauch liegen.

Lehrinhalt: Heutzutage ist es möglich, mehrere Milliarden Transistoren auf einem einzigen Chip zu integrieren und damit komplette SoCs (Systems-On-Chip) zu realisieren. Der Trend, mehr und mehr Transistoren verwenden zu können, hält ungebremst an, so dass die Komplexität solcher Systeme ebenfalls immer weiter zulegen wird. Computer werden vermehrt ubiquitär sein, das heißt, sie werden in die Umgebung integriert sein und nicht mehr als Computer vom Menschen wahrgenommen werden. Beispiele sind Sensornetzwerke, "Electronic Textiles" und viele mehr. Die physikalisch mögliche Komplexität wird allerdings praktisch nicht ohne weiteres erreichbar sein, da zur Zeit leistungsfähige Entwurfsverfahren fehlen, die in der Lage wären, diese hohe Komplexität zu handhaben. Es werden leistungsfähige ESL Werkzeuge ("Electronic System Level Design Tools"), sowie neuartige Architekturen benötigt werden. Der Schwerpunkt dieser Vorlesung liegt deshalb auf high-level Entwurfsmethoden und Architekturen für Eingebettete Systeme. Da der Leistungsverbrauch der (meist mobilen) Eingebetteten Systeme von entscheidender Bedeutung ist, wird ein Schwerpunkt der Entwurfsverfahren auf dem Entwurf mit Hinblick auf geringem Leistungsverbrauch liegen.

Arbeitsbelastung: 90 Std.

Ziel: Der/Die Studierende erlernt Methoden zur Beherrschung von Komplexität und wendet diese Methoden auf den Entwurf eingebetteter Systeme an. Er/Sie beurteilt und wählt spezifische Architekturen für Eingebettete Systeme. Weiterhin erhält der/die Studierende eine Einführung zu aktuellen Forschungsthemen.

Literatur zur Vorlesung:

  • “Embedded System Design”, F. Vahid, John Wiley&Sons, 2002.
  • “Embedded System Design”, P. Marwedel, Kluwer, 2003.
  • “The Electronic Design Automation Handbook”, D. Jansen (Eds.), 2003.
  • “System Design: A practical guide with SpecC”, A. Gerstlauer et al., Kluwer, 2001.
  • “Computers as Components”, W. Wolf, Morgan Kaufmann, 2001.
  • "Code Optimization for Embedded Systems”, R. Leupers et al., Kluwer, 2001.

Weitere Literatur wird in den jeweiligen Vorlesungen genannt.