Job Openings

»Adaptive, Secure, and Energy-Efficient Edge AI Processors«

The Chair for Embedded Systems (CES) at Karlsruhe Institute of Technology (KIT) invites applications for a Doctoral researcher (f/m/d) position in the EURO-NPU project. The project aims to develop an adaptive Neural Processing Unit (NPU) and its integration into a complete System-on-Chip (SoC) platform for efficient, reliable, and secure edge AI.

A central challenge is to exploit runtime-configurable precision, approximate computing, and early-exit inference to meet strict energy, performance, real-time, and security requirements. The research spans hardware architecture, FPGA prototyping, ASIC implementation, hardware/software co-design, and system-level execution.
 

Research Focus
The successful candidate will contribute to research in the following interconnected areas:

• Adaptive NPU architectures – runtime-configurable processing elements, systolic arrays, mixed-precision data paths, approximate arithmetic, and reliability monitoring.
• Cross-layer hardware/software optimization – joint exploration of hardware and neural-network parameters, dynamic precision and approximation, early-exit execution, workload mapping, scheduling, and energy-aware runtime management.
• Hardware security and trusted execution – security monitoring, hardware roots of trust, measured boot, platform attestation, memory isolation, and protection against side-channel attacks.

Personal qualification:

• A very good Master’s degree (or equivalent) in Computer Science, Electrical Engineering, or a related field.
• A background or strong interest in FPGA/ASIC design and hardware/software co-design, ideally complemented by knowledge of computer architecture, embedded systems, edge AI, real-time systems, or hardware security.
• Experience with C/C++, Python, RTL design (Verilog/VHDL/SystemVerilog), Linux, or hardware design and simulation tools is advantageous.
• Strong motivation for independent research, teamwork, and fluent written and spoken English.

• Low Power Design: Bei steigender Anzahl von Transistoren pro Chip und kaum weiter absinkender Versorgungsspannung ist die Wärmeentwicklung und der Stromverbrauch des gesamten Chips ein drängenderes Thema als noch vor einigen Jahren.
• Adaptive Mikro-Architekturen: Architekturen, die sich zur Laufzeit an die Anforderungen der Anwendungen anpassen können, erlauben es, die vorhandenen Transistoren effizienter zu nutzen. Die Verwaltung der Adaptivität und die Auswirkungen auf z.B. Sicherheitsaspekte oder Laufzeitgarantien sind die Herausforderungen in modernen Systemen.
• Zuverlässigkeit spielt eine immer größere Rolle auch vor dem Hintergrund von Variabilität und Schaltkreis-Alterung.
• Hardware Security
• Maschine Learning für Multi-Cores kann dabei helfen einen hohen Grad von Effizienz in einem hochdynamischen Multi-Core System zu erreichen.
• Dezentrale Ressourcenverwaltung ist vorteilhaft für einen hohen Grad an Skalierbarkeit in komplexen Multi-Core Systemen.